Linux操作系统内核的时钟中断机制 （4）

7．1．2．2 PIT通道的工作模式

PIT各通道可以工作在下列6种模式下：

1. Mode 0：当通道处于“Terminal count”状态时产生中断信号。

2. Mode 1：Hardware retriggerable one-shot。

3. Mode 2：Rate Generator。这种模式典型地被用来产生实时时钟中断。此时通道的信号输出管脚OUT初始时被设置为高电平，并以此持续到计数器的值减到1。然后在接下来的这个clock-cycle期间，OUT管脚将变为低电平，直到计数器的值减到0。当计数器的值被自动地重新加载后，OUT管脚又变成高电平，然后重复上述过程。通道0通常工作在这个模式下。

4. Mode 3：方波信号发生器。

5. Mode 4：Software triggered strobe。

6. Mode 5：Hardware triggered strobe。

7．1．2．3 锁存计数器（Latch Counter）

当控制寄存器中的bit［5：4］设置成0时，将把当前通道的计数器值锁存。此时通过I/O端口可以读到一个稳定的计数器值，因为计数器表面上已经停止向下计数（PIT芯片内部并没有停止向下计数）。NOTE！一旦发出了锁存命令，就要马上读计数器的值。

7．1．3 时间戳记数器TSC

从Pentium开始，所有的Intel 80x86 CPU就都又包含一个64位的时间戳记数器（TSC）的寄存器。该寄存器实际上是一个不断增加的计数器，它在CPU的每个时钟信号到来时加1（也即每一个clock-cycle输入CPU时，该计数器的值就加1）。

汇编指令rdtsc可以用于读取TSC的值。利用CPU的TSC，操作系统通常可以得到更为精准的时间度量。假如clock-cycle的频率是400MHZ，那么TSC就将每2.5纳秒增加一次。