一种基于VPN网关的电原理设计与实现5

一种基于VPN网关的电原理设计与实现5

MPC855T的存储器控制器可用来控制8个块。它可以连接SRAM、EPROM、Flash EPROM、同步DRAM及其他外置设备而无须附加逻辑电路，它还支持地址总线复用，定时清除计时器，以及产生行及列的地址选择波形。

　　如图8所示，通用目的片选机构设计成SRAM、EPROM、Flash EPROM和其他外设的接口。用户可编程机构UPM允许接到多种存储器设备，同GPCM一样，用户可编程机构产生一个片选，但一个已经编程为波形，或用于一个DRAM块的RAS，每一个UPM的4个字节选择都同样编程为波形，变成DRAM块的CAS，UPMA有4个字节选择，UPMB有4个字节选择。另外，有6个通用目的线，它可以编程为所需的在一个时钟周期内波形，这些通用目的线，特别适合于支持一些新的存储器技术，如同步DRAM，用户可编程机构产生TA，事实上，在这种机构中有可以外部提供TA。

　　2．8 加密模块的接口和设计

　　为了使用不同的硬件加密算法，将加密模块设计成子板的结构，在主板上设计了两个双排孔座，各有50个引脚。主要信号有32根数据线D[31:0]、16 根地址线A[29:14]、读写R/W、输出使能OE、中断请求IRQ4、片选CS3、同步时钟S_CLK以及突发模式传输控制线TS、BURST、TA、BDIP、TEA、＋5V电源和地线。按这样设计的接口，可以很方便地与多种硬件加密算法芯片做成的加密模块相连接，如国密办批准的SSF10B及国外的网络安全协处理器。

　　为了测试和满足不同用户的需求，设计了两款加密模块。（1）SSF10：其32-bit数据宽度版本为SSF10B。SSF10算法为分组密码算法，支持ECB、CBC、CFB和OFB工作模式。要求工作平台的CPU能对PWC、PWD、PRC、PRD信号产生等待周期。/PRD的有效时间应大于PCLK的时钟周期T。（2）三重DES：为了与采用IPSec协议和Triple DES算法的VPN客户端互通，设计了一款硬件Triple DES加密模块，其算法用VHDL语言写成，并由FPGA完成运算。FPGA选用Altera公司的EP1K30[3]芯片，该芯片有30000个逻辑门电路，可以满足Triple DES的需要。